## PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2001217415 A

(43) Date of publication of application: 10.08.01

(51) Int. CI

H01L 29/78 H01L 21/316

(21) Application number: 2000022363

(71) Applicant:

MATSUSHITA ELECTRIC IND CO

LTD

(22) Date of filing: 31.01.00

(72) Inventor:

YAMAMOTO KAZUHIKO

## (54) METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE


(57) Abstract:


PROBLEM TO BE SOLVED: To reduce film thickness of a silicon oxide film interposing in an interface between a single crystal silicon and a tantalum oxide film, and to prevent leakage current in the tantalum oxide film.

SOLUTION: The approximately 5 nm thick tantalum oxide film 13A is deposited on a silicon oxide film 12 formed on substrate 11 of a single crystal silicon by means of CVD method and the like. A tantalum oxide film 13B composed of excessive oxygen is formed by processing heat treatment to the tantalum oxide film 13A in an oxygen radical. Therefore, a crystallized tantalum oxide film 13C is obtained by subjecting the tantalum oxide film 13B composed of excessive oxygen to heat treatment in an atmosphere having no tendency to oxidation.

COPYRIGHT: (C)2001,JPO







(19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-217415 (P2001-217415A)

(43)公開日 平成13年8月10日(2001.8.10)

(51) Int.Cl.7

識別記号

 $\mathbf{F}$  I

テーマコート\*(参考)

H01L 29/78

21/316

H01L 21/316

M 5F040

29/78

301G 5F058

審査請求 未請求 請求項の数4 OL (全 6 頁)

(21)出願番号

特願2000-22363(P2000-22363)

(71)出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(22)出顧日

平成12年1月31日(2000.1.31)

(72)発明者 山本 和彦

大阪府高槻市幸町1番1号 松下電子工業

株式会社内

(74)代理人 100077931

弁理士 前田 弘 (外1名)

Fターム(参考) 5F040 DA19 DC01 EB12 EC04 EC08

ED01 ED03

5F058 BA20 BD01 BD04 BD05 BE03 BF02 BF12 BF55 BF62 BF64


BHO2 BHO3 BHO4 BJ01


#### (54) 【発明の名称】 半導体装置の製造方法


# (57)【要約】

【課題】 単結晶シリコンとタンタル酸化膜との界面に 介在させるシリコン酸化膜の膜厚が厚くならないように すると共に、タンタル酸化膜のリーク電流を防止できる ようにする。

【解決手段】 まず、CVD法等を用いて、単結晶シリコンからなる半導体基板11上のシリコン酸化膜12の上に、膜厚が約5nmのタンタル酸化膜13Aを堆積させる。次に、タンタル酸化膜13Aに対して、酸素ラジカル中で熱処理を行なうことにより、酸素の組成が過剰なタンタル酸化膜13Bを形成する。その後、酸素が過剰のタンタル酸化膜13Bを酸化性を有さない雰囲気で熱処理を行なうことにより、結晶化したタンタル酸化膜13Cを得る。







## 【特許請求の範囲】

【請求項1】 タンタル酸化膜を含む積層構造のゲート 絶縁膜を有する半導体装置の製造方法であって、

素子形成面を有する単結晶シリコンにおける前記素子形 成面の上に、該素子形成面との界面がシリコンと酸素と からなる第1のゲート絶縁膜を形成する工程と、

前記第1のゲート絶縁膜の上に、酸素の組成が過剰なタ ンタル酸化膜を形成する工程と、

前記タンタル酸化膜を実質的に酸素を含まない雰囲気中 で加熱して前記タンタル酸化膜を結晶化することによ り、前記タンタル酸化膜からなる第2のゲート絶縁膜を 形成する工程と、

前記第2のゲート絶縁膜の上に、金属を含むゲート電極 を形成する工程とを備えていることを特徴とする半導体 装置の製造方法。

【請求項2】 前記第1のゲート絶縁膜は、シリコン酸 化膜、又は前記素子形成面との界面及び該界面の近傍を 除く部分に窒素を含むシリコン酸窒化膜からなることを 特徴とする請求項1に記載の半導体装置の製造方法。

【請求項3】 酸素の組成が過剰な前記タンタル酸化膜 20 は、前記第1のゲート絶縁膜の上にタンタル酸化膜を堆 積した後、堆積したタンタル酸化膜を紫外光によって分 解されたオゾンガス又はプラズマ化された酸素ガスから なる活性酸素にさらすことにより形成することを特徴と する請求項1に記載の半導体装置の製造方法。

【請求項4】 前記酸素を含まない雰囲気は、窒素ガ ス、アルゴンガス又は真空であることを特徴とする請求 項1に記載の半導体装置の製造方法。

#### 【発明の詳細な説明】

## $[0\ 0\ 0\ 1]$

【発明の属する技術分野】本発明は、半導体装置の製造 方法に関し、特に、タンタル酸化膜を含む積層構造のゲ ート絶縁膜を有するMISFET (metal insulator sem iconductor fieldeffect transistor)の製造方法に関す る。

#### [0002]

【従来の技術】近年、ロジックデバイスに対して、動作 の高速化と低消費電力化とが強く要望されている。高速 化を実現するためには、デバイスを構成するMISFE TやMOSFETのゲート絶縁膜の容量を大きくして、 キャリアのドリフト速度とドレイン電流とを増加させる 必要がある。

【0003】第1の方法として、ゲート絶縁膜の材料に シリコン酸窒化膜を用いて、ゲート絶縁膜の膜厚を薄く することによりゲート容量値を大きくする方法が試みら れている。この場合には、例えば、ゲート長が $0.1\mu$ m以下となるデバイスに要求されるスペックを実現する には、ゲート絶縁膜の膜厚を2nm以下としなければな らない。しかしながら、ゲート絶縁膜の薄膜化によっ て、ゲート電極から基板に直接的にトンネル電流による 50 に対して、所望のパターニングを行なって、導電膜10

リーク電流が発生して消費電力が大きくなってしまうと いう問題がある。さらに、薄膜化の弊害として、P+ ポ リシリコンからなるゲート電極からドーパントのボロン が基板に拡散して、信頼性が低下する等の問題もある。

【0004】そこで、第2の方法として、ゲート絶縁膜 を薄膜化せずにゲート容量値を増大させるために、ゲー ト絶縁膜に高誘電体膜であるタンタル酸化膜を用いる試 みがなされている。タンタル酸化膜が持つ高い比誘電率 を利用すれば、ゲート絶縁膜の膜厚を厚くしてもゲート 10 容量値が減少しないからである。

【0005】ところが、タンタル酸化膜は、スパッタ法 や化学気相堆積(CVD)法等の堆積方法によらず、堆 積直後にはリーク電流が流れやすい。特に、低温で堆積 した堆積膜はアモルファス状態にあり、また酸素の組成 も化学量論的組成よりも欠乏状態にあるため、リーク電 流も大きい。このため、堆積後のタンタル酸化膜を酸素 雰囲気中で熱処理して結晶化すると共に酸素の補給をも 行なう必要がある。

【0006】さらに、シリコンからなる基板上に直接に タンタル酸化膜を堆積した場合には、基板とタンタル酸 化膜との界面に未結合ボンドができやすく、この未結合 ボンドは界面準位を形成してキャリアに対するトラップ となり、キャリアの移動度を低下させてしまう。従っ て、界面準位密度を低減するためには、基板とタンタル 酸化膜との界面にシリコン酸化膜を形成することが考え られる。

【0007】以下、論文「Y. Momiyama et. al., VLSI Tech. Digest. p135. 1997」にも開示されている、シリ コン酸化膜とタンタル酸化膜とを積層した従来のゲート 30 絶縁膜の製造方法について図面を参照しながら説明す

【0008】図3 (a) ~図3 (c) は従来のゲート絶 縁膜の製造方法の工程順の断面構成を示している。ま ず、図3(a)に示すように、シリコンからなる基板1 01の主面を熱酸化することにより、基板101の主面 上にシリコン酸化膜102を形成する。続いて、シリコ ン酸化膜102の上にタンタル酸化膜103Aを堆積す

【0009】次に、図3(b)に示すように、タンタル 酸化膜103Aを堆積した基板101に対して、酸素、 二窒化酸素、一窒化酸素等の酸化雰囲気中で熱処理を行 なうことにより、タンタル酸化膜103Aに対して酸素 を供給しながら、結晶化したタンタル酸化膜103Bを 形成する。これにより、タンタル酸化膜103Bのリー ク電流密度が低下する。

【0010】次に、図3(c)に示すように、タンタル 酸化膜103Bの上に、例えば窒化チタン(TiN)か らなる導電膜104を堆積する。この後、導電膜10 4、タンタル酸化膜103B及びシリコン酸化膜102

-2-

4からなるゲート電極並びにタンタル酸化膜103B及 びシリコン酸化膜102からなるゲート絶縁膜を形成す

#### [0011]

【発明が解決しようとする課題】しかしながら、前記従 来のゲート絶縁膜の形成方法は、以下のような問題を有 している。すなわち、図3(b)に示すタンタル酸化膜 103Aの加熱条件は、一般に800℃程度と高いた め、気相から酸化種がタンタル酸化膜103A、103 Bを透過して基板101に拡散して基板101の上部が 酸化されて、シリコン酸化膜102の膜厚が所望の膜厚 よりも厚くなってしまう。さらに、シリコン酸化膜10 2は、比誘電率が4程度であり、比誘電率が約25のタ ンタル酸化膜103Bと比べて小さい。その上、ゲート 絶縁膜の容量値は、シリコン酸化膜102とタンタル酸 化膜103Bとの直列接続となって小さくなるため、ゲ ート電極によるFETの駆動力が低下する。

【0012】本発明は、前記従来の問題を解決し、単結 晶シリコンとタンタル酸化膜との界面に介在させるシリ コン酸化膜の膜厚が厚くならないようにすると共に、タ ンタル酸化膜のリーク電流を防止できるようにすること を目的とする。

#### [0013]

【課題を解決するための手段】本願発明者は、シリコン からなる基板上に設けるゲート絶縁膜に高誘電体膜を用 いる構成のMISFETに関して、以下の知見を得てい る。すなわち、不活性ガス又は真空中でタンタル酸化膜 に対して熱処理を施すと、酸化種が存在しない雰囲気中 で且つ800℃以上の熱処理を行なう際に、タンタル酸 化膜から酸素が脱離して、タンタル酸化膜においてタン タルが過剰な組成となるため、逆にリーク電流が増加し てしまう。

【0014】また、熱処理時における酸素の基板への拡 散を抑制するために、基板に対して窒化又は酸窒化を行 なうと、窒化によって形成されたシリコン窒化膜は界面 準位が多く、また酸窒化によって形成されたシリコン酸 窒化膜は酸素の拡散を十分に防止できない。

【0015】そこで、本発明は、前記の目的を達成する ため、半導体装置におけるゲート絶縁膜の製造方法を、 単結晶シリコンにおける素子形成面上に該素子形成面と の界面がシリコンと酸素とからなる第1のゲート絶縁膜 と、該第1のゲート絶縁膜上に酸素の組成が過剰な状態 のタンタル酸化膜とを形成し、酸素の組成が過剰な状態 のタンタル酸化膜を酸化性ガスを含まない雰囲気で結晶 化する構成とする。

【0016】具体的に、本発明に係る半導体装置の製造 方法は、タンタル酸化膜を含む積層構造のゲート絶縁膜 を有する半導体装置の製造方法を対象とし、素子形成面 を有する単結晶シリコンにおける該素子形成面の上に、

のゲート絶縁膜を形成する工程と、第1のゲート絶縁膜 の上に、酸素の組成が過剰なタンタル酸化膜を形成する 工程と、タンタル酸化膜を実質的に酸素を含まない雰囲 気中で加熱してタンタル酸化膜を結晶化することによ り、タンタル酸化膜からなる第2のゲート絶縁膜を形成 する工程と、第2のゲート絶縁膜の上に、金属を含むゲ ート電極を形成する工程とを備えている。

【0017】本発明の半導体装置の製造方法によると、 素子形成面を有する単結晶シリコンにおける素子形成面 の上に、該素子形成面との界面がシリコンと酸素とから なる第1のゲート絶縁膜と、酸素の組成が過剰なタンタ ル酸化膜とを順次形成しておき、このタンタル酸化膜を 実質的に酸素を含まない雰囲気中で加熱してタンタル酸 化膜を結晶化することにより、結晶化されたタンタル酸 化膜からなる第2のゲート絶縁膜を形成する。これによ り、単結晶シリコンと第2のゲート絶縁膜との間に形成 される第1のゲート絶縁膜は、酸素を含まない雰囲気中 で加熱されるため、第2のゲート絶縁膜の熱処理後であ っても、その膜厚が形成直後の膜厚よりも厚くなること がない。その上、単結晶シリコンと第1のゲート絶縁膜 との界面がシリコンと酸素とから構成されているため、 界面準位が減少する。また、タンタル酸化膜の組成を酸 素が過剰な状態となるように形成するため、結晶化のた めの熱処理により酸素が脱離しても酸素の組成が欠乏す ることがないので、リーク電流を防止できる。

【0018】本発明の半導体装置の製造方法において、 第1のゲート絶縁膜は、シリコン酸化膜、又は単結晶シ リコンの素子形成面との界面及び界面近傍を除く部分に 窒素を含むシリコン酸窒化膜からなることが好ましい。

【0019】本発明の半導体装置の製造方法において、 酸素の組成が過剰なタンタル酸化膜を、第1のゲート絶 縁膜の上にタンタル酸化膜を堆積した後、堆積したタン タル酸化膜を紫外光によって分解されたオゾンガス又は プラズマ化された酸素ガスからなる活性酸素にさらすこ とにより形成することが好ましい。

【0020】本発明の半導体装置の製造方法において、 酸素を含まない雰囲気が窒素ガス、アルゴンガス又は真 空であることが好ましい。

#### $[0\ 0\ 2\ 1]$

【発明の実施の形態】本発明の一実施形態について図面 を参照しながら説明する。

【0022】図1 (a) ~図1 (c) 及び図2 (a) ~ 図2 (c) は本発明の一実施形態に係る半導体装置の製 造方法の工程順の断面構成を示している。

【0023】まず、図1(a)に示すように、単結晶シ リコンからなる半導体基板11の主面に対して、フッ酸 (HF)、希釈フッ酸(DHF)又は緩衝フッ酸(BH F) 等を用いてエッチングを行なって、主面(素子形成 面)上の自然酸化膜を除去することにより、該主面を清 該素子形成面との界面がシリコンと酸素とからなる第1 50 浄化する。その後、半導体基板11に対して、加熱温度

--3--

30

(4)

が約700℃以上で且つ加熱時間が約30秒以上の酸素 雰囲気で加熱することにより、清浄化された半導体基板 11の主面上に、例えば、膜厚が約0.5 nmの第1の ゲート絶縁膜としてのシリコン酸化膜12を形成する。 なお、シリコン酸化膜12の膜厚は0.1nm~1nm 程度であればよい。また、シリコン酸化膜12は、単結 晶シリコンとの界面がシリコンと酸素とから構成されて おればよく、界面を除く部分に窒素を含むシリコン酸窒 化膜であってもよい。また、半導体基板11はバルクで なくてもよく、例えば、SOI基板であってもよい。

【0024】次に、図1 (b) に示すように、CVD法 又はスパッタ法等を用いて、シリコン酸化膜12の上 に、例えば、膜厚が約5 n m のタンタル酸化膜13 A を 堆積させる。なお、タンタル酸化膜13Aの膜厚は1n m~10nm程度であればよい。ここで、前述したよう に、タンタル酸化膜13Aはアモルファス状態で且つ酸 素の組成が過小状態にある。すなわち、タンタル酸化膜 13Aを一般式で表わすと、Ta2O5-α (但し、αは 正の数である。)となる。

【0025】次に、図1 (c) に示すように、タンタル 酸化膜13Aに対して、酸素ラジカル中で熱処理を行な うことにより、酸素の組成が過剰なタンタル酸化膜13 Bを得る。すなわち、タンタル酸化膜13Bを一般式で 表わすと、 $Ta2O_{5+\beta}$ (但し、 $\beta$ は正の数である。) となる。ここで、加熱条件は、加熱温度を450℃以上 とし加熱時間を10分以上とする。酸素ラジカルの生成 方法は、例えば、波長が254nmで強度が約30mW / c m² の紫外光を濃度が120 g/m³ 程度のオゾン ガスに照射することによって発生させる。なお、酸素ラ ジカルは酸素ガスをプラズマ化して得てもよい。

【0026】また、タンタル酸化膜13Aを堆積した 後、堆積後のタンタル酸化膜13Aに対して酸素を供給 して、タンタル酸化膜13Aから酸素が過剰なタンタル 酸化膜13Bを得たが、酸素を過剰に含むタンタル酸化 膜13Bをシリコン酸化膜12上に直接に形成してもよ い。この場合には、酸素ラジカル雰囲気でCVD法又は スパッタ法による堆積を行なえばよい。

【0027】次に、図2(a)に示すように、酸素が過 剰のタンタル酸化膜13Bを酸化性を有さない雰囲気、 例えば、窒素雰囲気で熱処理を行なうことにより、第2 のゲート絶縁膜としての結晶化したタンタル酸化膜13 Cを得る。このときの加熱条件は、加熱温度を約750 ℃以上とし加熱時間を約30秒以上としている。これに より、タンタル酸化膜13Cは結晶化されるため、タン タル酸化膜13Cを通るリーク電流を防止できる。ま た、半導体基板11に対する気相からの酸素の導入がな くなるため、半導体基板11とシリコン酸化膜12との 界面に新たなシリコン酸化膜が形成されることがなくな るので、シリコン酸化膜12の膜厚の肥大を防止でき る。ここでは、酸化性を有さない雰囲気ガスとして窒素 50 を示す工程順の断面構成図である。

ガスを用いたが、アルゴン等の不活性ガスを用いてもよ く、真空であってもよい。なお、雰囲気中に、濃度が1 ppm程度以下であれば酸素ガスが含まれていてもかま わない。

【0028】また、第2のゲート絶縁膜は高誘電体膜で あればよく、従って、酸化タンタル (Ta2O5) に限ら ず、酸化チタン(TiO2)、酸化アルミニウム(AI 203)、酸化ジルコニウム (ZrOx) 又は酸化ハフニ ウム(HfOy)(但し、x、yは正の数であり、例え 10 ば、ZrO2、HfO2である。) 等からなる高誘電体 膜を用いてもよい。

【0029】次に、図2(b)に示すように、CVD法 又はスパッタ法等を用いて、例えば、膜厚が50nm程 度の金属を含む導体膜、例えば、窒化チタン (TiN) からなる導電膜14Aを堆積する。導電膜14Aには、 TiNに限らず、タンタル (Ta)、チタン (Ti)、 タングステン (W)、窒化タンタル (TaN) 又は窒化 タングステン (WN) であってもよい。

【0030】次に、図2 (c) に示すように、導電膜1 4 A、タンタル酸化膜13C及びシリコン酸化膜12に 対して、所定のパターニングを行なうことにより、導電 膜14Aからなるゲート電極14Bと、タンタル酸化膜 13C及びシリコン酸化膜12からなるゲート絶縁膜1 5を形成する。

【0031】以上説明したように、本実施形態による と、高誘電体からなる第2のゲート絶縁膜としてのタン タル酸化膜13Bに対して熱処理を施す際に、気相から 半導体基板11への酸素の拡散が生じないため、シリコ ン酸化膜12の膜厚が増大することがないので、所望の 膜厚を有するゲート絶縁膜15を得ることができる。

【0032】また、結晶化される前のタンタル酸化膜1 3 Bは、酸素を過剰に含むため、結晶化の熱処理により 多少の酸素が脱離したとしても、酸素の組成が欠乏する ことがないので、リーク電流の増大をも防止できる。

#### [0033]

30

【発明の効果】本発明に係る半導体装置の製造方法によ ると、タンタル酸化膜を結晶化する際に、タンタル酸化 膜の酸素の組成をあらかじめ過剰にしておき、酸化性を 有さない雰囲気で加熱して結晶化を図るため、気相から 単結晶シリコンへの酸素の拡散が生じない。このため、 シリコン酸化膜の膜厚が増大することがないので、タン タル酸化膜の高い比誘電率による大きなゲート容量値を 確実に得ることができる。また、あらかじめタンタル酸 化膜に酸素を過剰に含ませておくため、熱処理によって 酸素が脱離しても、タンタル酸化膜におけるリーク電流 が増えることがない。

# 【図面の簡単な説明】

【図1】(a)~(c)は本発明の一実施形態に係る半 導体装置の製造方法であって、ゲート絶縁膜の形成方法 7


【図2】(a)~(c)は本発明の一実施形態に係る半導体装置の製造方法であって、ゲート絶縁膜の形成方法を示す工程順の断面構成図である。


【図3】(a)~(c)は従来の半導体装置におけるゲート絶縁膜の製造方法を示す工程順の断面構成図である。


# 【符号の説明】

11 半導体基板(単結晶シリコン)

【図1】









(5)


特開2001-217415

- 12 シリコン酸化膜 (第1のゲート絶縁膜)
- 13A タンタル酸化膜
- 13B (酸素過剰状態の) タンタル酸化膜
- 13C (結晶状態の) タンタル酸化膜 (第2のゲート 絶縁膜)
- 14A 導電膜
- 14B ゲート電極
- 15 ゲート絶縁膜

【図2】







【図3】

